IBM与西门子共建3D晶体管虚拟模型 2027年Q1推7埃PDK

IBM与西门子宣布开展联合研究，共同推进NanoStack三维晶体管架构落地。该技术将传统并排排列的N/P型晶体管改为垂直堆叠的多层纳米片结构，实现器件级三维集成。据IBM测算，在150平方毫米芯片面积内可集成近1000亿晶体管，理论性能提升最高50%或能耗降低约70%，SRAM单元面积缩小约40%。目前技术已在实验室通过超薄介电键合、双沟道工程及CMOS反相器验证可行性，但量产仍面临层间对准、热管理、寄生效应与缺陷检测等挑战。

此次合作聚焦构建高保真虚拟模型体系：IBM提供器件物理模型与工艺能力，西门子贡献EDA工具（Xcelerator平台）、工艺仿真引擎及制造软件，双方将打通从器件参数输入、电路仿真、光刻掩模生成到良率预测的闭环工作流，强化设计-制造协同优化（DTCO）能力。

为加速生态适配，IBM明确将于2027年第一季度发布面向7埃节点的早期工艺设计套件（PDK），包含标准单元库与SRAM模块示例，供无晶圆厂企业、EDA厂商及研究机构提前评估架构影响。此举旨在争取行业“认知窗口期”，推动3D布局直觉重建与工具链同步演进。该合作标志着逻辑代工技术首次在器件层面实现2D向3D范式转移，为算力密度与能效比提供新路径，但尚未公布具体投资、量产时间表或客户名单。