网通社科技快报
ChipAgents推出ICStar引擎 实现芯片设计全流程AI协同
硅谷初创公司ChipAgents近日宣布将其代理式AI平台全面扩展至数字与模拟集成电路工程领域,核心产品IC-Star引擎正式落地。该引擎构建统一的‘任务规划—工具调用—结果评估’闭环系统,可理解设计目标、自动拆解子任务、调度EDA工具(如仿真器、综合器、版图工具),并基于物理约束与历史经验动态评估中间结果。
IC-Star技术架构包含四部分:组织化芯片设计知识库、多智能体协同编排机制、动态AI模型选择能力及物理感知智能。系统支持不同专业角色(数字前端、后端、模拟版图)的智能体并行工作并交换上下文,确保生成方案既逻辑成立又符合制造可行性。例如在模拟PLL优化中,系统自动尝试偏置点组合,结合SPICE反馈实时调整参数搜索方向,避免无效迭代。
公司强调工程师仍掌握最终控制权,AI负责解放其于重复性操作与上下文切换——如解读时序违例、调整约束文件或跨工具导出网表;工程师则转向定义需求边界、判断关键折衷、审核验证覆盖度及签核前确认完整性。初步验证显示:某客户模拟PLL模块迭代周期由6周压缩至11天,版图通过率提升40%;另一案例中数字团队同步推进低功耗优化与DFT插入,避免串行流程返工。
当前挑战在于模拟/射频环节中大量经验性调试技巧难以结构化输入,且AI方案需严格验证门禁以防隐蔽缺陷(如高频失稳或热应力集中)。ChipAgents路径代表EDA智能化第三阶段:从AI辅助(如DSO.ai)、AI增强(如Cerebrus)迈向AI驱动的自主工作流,核心差异在于以‘完成可验证设计’为高层目标,而非单一功能模块优化。平台已开放早期合作,面向5nm及以下SoC团队,兼容主流EDA工具链,并计划集成电磁、热力等物理场仿真接口。
IC-Star技术架构包含四部分:组织化芯片设计知识库、多智能体协同编排机制、动态AI模型选择能力及物理感知智能。系统支持不同专业角色(数字前端、后端、模拟版图)的智能体并行工作并交换上下文,确保生成方案既逻辑成立又符合制造可行性。例如在模拟PLL优化中,系统自动尝试偏置点组合,结合SPICE反馈实时调整参数搜索方向,避免无效迭代。
公司强调工程师仍掌握最终控制权,AI负责解放其于重复性操作与上下文切换——如解读时序违例、调整约束文件或跨工具导出网表;工程师则转向定义需求边界、判断关键折衷、审核验证覆盖度及签核前确认完整性。初步验证显示:某客户模拟PLL模块迭代周期由6周压缩至11天,版图通过率提升40%;另一案例中数字团队同步推进低功耗优化与DFT插入,避免串行流程返工。
当前挑战在于模拟/射频环节中大量经验性调试技巧难以结构化输入,且AI方案需严格验证门禁以防隐蔽缺陷(如高频失稳或热应力集中)。ChipAgents路径代表EDA智能化第三阶段:从AI辅助(如DSO.ai)、AI增强(如Cerebrus)迈向AI驱动的自主工作流,核心差异在于以‘完成可验证设计’为高层目标,而非单一功能模块优化。平台已开放早期合作,面向5nm及以下SoC团队,兼容主流EDA工具链,并计划集成电磁、热力等物理场仿真接口。