中国无EUV造7nm芯片成本升40%60% 多重曝光推高Die面积与良率压力

在无法获取EUV光刻机背景下，中国晶圆厂正通过DUV光刻配合多重曝光（如SAQP）推进7nm级逻辑芯片量产，虽已实现技术突破，但综合成本显著上升。多重曝光需3–4倍光刻步骤，导致Die面积被迫扩大以补偿对准误差，相同功能芯片占用更多硅片；初始良率普遍低于50%，远逊于EUV路径的70%以上；制造周期延长20%–30%，设备利用率下降，单位成本高出40%–60%。为应对瓶颈，产业加速布局两条替代路径：一是第三代半导体，碳化硅与氮化镓器件不依赖纳米光刻，已在新能源车电控、光伏逆变器等领域规模化应用，占据全球约90%中低端SiC市场；二是RISC-V开源生态爆发，中国主控芯片市场规模从2021年11亿元增至2025年377亿元，年复合增长率139.5%，超300个开放场景落地。设计端同步采用Chiplet异构集成、成熟制程+RISC-V架构组合，在28nm/14nm节点实现高性价比方案。学界探索的软X射线光刻等Beyond-EUV技术短期内难工程化，未来5年DUV多重曝光仍是无EUV国家唯一可行选项。成本压力正推动行业从‘参数对标’转向‘价值适配’，以系统级能效、场景性能密度与供应链韧性重构技术路线。