苹果谷歌弃用3D堆叠 手机芯片转向A14节点深耕EUV工艺

台积电相关人士证实，苹果、谷歌等主流手机芯片厂商已明确短期内不采用逻辑3D堆叠技术，核心障碍在于热密度高、制造复杂度大及良率控制难，难以满足移动设备对功耗与体积的严苛要求。高通尚未公开表态，但业内无其推进3D堆叠项目的迹象。相较之下，厂商选择继续优化EUV工艺路径：台积电A16工艺虽引入背面供电（SRP）技术，但因定位高性能计算（HPC）、功耗与散热特性不适配移动平台，苹果、高通、联发科等决定跳过A16，直接规划A14节点用于下一代手机SoC。NVIDIA将成为A16首发客户，搭载Feynman GPU架构，系其20年来首次首发台积电新制程。当前EUV仍在持续演进，N3P、N2等节点通过DTCO与多重曝光等手段提升性能，High-NA EUV预计2026年导入，可支撑至少两代移动芯片发展。3D堆叠目前仅在存储领域（如HBM3e）成熟应用，逻辑芯片领域仍处早期验证阶段；服务器芯片因空间与散热优势，多采用2.5D封装（如CoWoS-R），但纯3D逻辑集成尚未进入消费电子主战场。行业共识趋同：手机芯片“先进性”以实用性为先，能效比与可靠性优先于绝对性能峰值，未来3D堆叠或在折叠屏副屏、AR眼镜等细分场景率先落地。