Intel公布2045芯片技术路线 以CFET与混合键合力争20年后反超台积电

Intel在Dwarkesh Podcast中系统披露面向2045年的半导体技术路线图，核心方向包括CFET（互补场效应晶体管）、钌金属互连、3D堆叠及Hybrid Bonding混合键合封装。该时间点呼应IMEC A2节点（约0.2nm以下）演进路径，旨在实现从“追赶者”到“引领者”的转型。当前工艺进展显著：18A已实现与台积电N2性能对标，14A关键指标差距控制在5%以内，量产节奏或提前一年半。技术储备方面，CFET被视为突破1nm以下节点的关键——通过垂直堆叠NMOS与PMOS晶体管，可将功能单元面积压缩约50%；Intel已在IEDM 2023展示集成三纳米片、60nm CPP的完整反相器，并协同背面供电PowerVIA技术。CFET实现路径分单片集成与顺序集成，Intel倾向前者，强调与PowerVIA协同设计。互连材料上，Intel计划以钌部分替代铜用于最细局部互连，缓解电阻上升问题，但铜仍主导中长距离布线。封装层面，混合键合支持亚10微米间距，是HBM与Chiplet的核心支撑，但良率与热失配仍是产业化瓶颈；目前仅存储逻辑模块采用W2W键合，服务器GPU多用D2W方案，手机厂商普遍回避逻辑3D堆叠。Intel同步推进18A-P优化、14A量产及High NA EUV成熟，并布局2DFET等远期概念，但其大规模应用仍受限于材料与工艺瓶颈。公司强调，未来十年将进入“异构集成主导期”，需晶体管微缩、新材料、先进封装与新架构协同演进；其IDM模式具统筹优势，但需平衡短期产能与长期投入，应对台积电代工生态壁垒。