网通社科技快报
英特尔14A工艺开放High NA EUV选项 背面供电助单次曝光追赶台积电
英特尔制造负责人Chris Auth与CTO Pushkar Ranade近日系统阐述其High NA EUV光刻策略及对台积电竞争态势的判断。High NA EUV数值孔径达0.55，理论分辨率约8nm，可提升单次曝光精度、减少多重图形化步骤。英特尔因采用背面供电（BPD）架构，将供电线路移至晶圆背面，显著缓解正面关键层间距压力，使其能在部分金属层或接触层实现单次High NA曝光——而台积电因无BPD，需依赖EUV双重曝光应对紧密间距。
该策略已进入落地阶段：Intel 14A（1.4nm）工艺现已将High NA EUV作为PDK可选方案向客户开放，不再强制统一采用，而是依产品需求定制；此前市场预期BPD首用于18A节点，此次提前下放至14A，反映技术成熟度提升与商业化节奏加速。
在技术追赶层面，Ranade指出，英特尔与台积电纯制程技术差距已缩至“几个百分点”，但核心瓶颈在于产能规模：台积电2026年3nm及以下节点月产能预计超20万片，英特尔同期仍处爬坡初期。他强调竞争重心转向制造执行能力——工艺推进速度、良率稳定性与产能扩张效率。设备供应链仍是制约因素，High NA EUV单价超3亿美元，ASML截至2026年Q3累计交付不足50台，英特尔已接收首批数台用于俄勒冈与亚利桑那14A产线。
值得注意的是，High NA EUV仅用于关键互连或接触层，并非全流程替代传统EUV；18A转向14A可复用约80%现有设备，但专用设备补充仍推高资本门槛。行业观察认为，英特尔正以“架构驱动制造”路径突围，通过BPD与High NA协同优化工艺窗口，与台积电“极致微缩+多重曝光”形成差异化竞争。台积电亦计划2027年底在2nm节点试产背面供电技术，双方将在下一代技术落地速度上展开关键较量。
该策略已进入落地阶段：Intel 14A（1.4nm）工艺现已将High NA EUV作为PDK可选方案向客户开放，不再强制统一采用，而是依产品需求定制；此前市场预期BPD首用于18A节点，此次提前下放至14A，反映技术成熟度提升与商业化节奏加速。
在技术追赶层面，Ranade指出，英特尔与台积电纯制程技术差距已缩至“几个百分点”，但核心瓶颈在于产能规模：台积电2026年3nm及以下节点月产能预计超20万片，英特尔同期仍处爬坡初期。他强调竞争重心转向制造执行能力——工艺推进速度、良率稳定性与产能扩张效率。设备供应链仍是制约因素，High NA EUV单价超3亿美元，ASML截至2026年Q3累计交付不足50台，英特尔已接收首批数台用于俄勒冈与亚利桑那14A产线。
值得注意的是，High NA EUV仅用于关键互连或接触层，并非全流程替代传统EUV；18A转向14A可复用约80%现有设备，但专用设备补充仍推高资本门槛。行业观察认为，英特尔正以“架构驱动制造”路径突围，通过BPD与High NA协同优化工艺窗口，与台积电“极致微缩+多重曝光”形成差异化竞争。台积电亦计划2027年底在2nm节点试产背面供电技术，双方将在下一代技术落地速度上展开关键较量。