台积电CoWoSS封装支撑810TB/s内存带宽 成AI芯片关键承重墙

台积电CoWoS-S（Chip-on-Wafer-on-Substrate with silicon interposer）是当前高端AI加速器的核心2.5D封装方案，通过硅中介层实现逻辑芯片与多堆高带宽内存（HBM）的高密度互连，有效突破传统有机基板在带宽、功耗与信号完整性上的物理极限。典型配置下，单颗AI芯片可集成8堆HBM3或HBM3e，每堆提供8192-bit位宽与超1TB/s带宽，整芯总内存带宽达8–10TB/s, 满足大模型训练中参数、激活值与KV缓存的高速流动需求。硅中介层凭借晶圆级加工精度，在毫米尺度内实现数千个微凸点互连，显著降低通信延迟、提升信号质量，并支持高效电源分配网络设计，使峰值功耗700W以上芯片的电压降控制在±3%以内。该技术还具备芯粒异构集成灵活性，可组合不同工艺节点模块，规避大芯片良率风险，并适配从单芯片+4堆HBM到双芯片+16堆HBM的扩展架构。目前CoWoS-S已广泛应用于英伟达H100/B200/Blackwell、谷歌TPU v4/v5及亚马逊Trainium等主流AI加速器。为应对需求激增，台积电正扩充南科产线，目标2025年底月产能达25,000片以上，但高端订单排产周期仍长达6–9个月。作为‘超越摩尔’路径的关键支点，CoWoS-S推动芯片设计从单一裸片优化转向系统级协同，成为千亿参数大模型落地的物理基石。