imec报告预测2035年超50%高性能芯片互连将采用集成光方案

imec最新报告指出，AI算力爆发正推动光互连技术路线发生根本性变革：为应对多太比特每秒接口、亚微秒延迟与超高能效需求，光互连需从可插拔模块逐步演进至封装内共集成，最终实现晶圆级3D集成光学。当前铜互连在毫米级以上距离已逼近物理极限，功耗与信号完整性成为AI系统扩展瓶颈；而光互连凭借距离无关性、低功耗与抗串扰优势成为破局关键。报告明确三阶段路径：第一阶段为可插拔光模块（如QSFP-DD），支撑400G/800G骨干互联；第二阶段为共封装光互连（CPO），预计2026–2028年随2nm/1.8nm制程量产；第三阶段即3D集成光学，光器件直接异质集成于硅晶圆或嵌入多芯片堆叠结构中，目标2030年前后落地。该方案有望在2030年后实现超100 Gbps/mm²带宽密度，功耗降至电互连1/10以下，延迟压缩至亚微秒级。关键技术挑战包括III-V族材料与硅的高良率键合、三维波导低损耗设计及片上激光器稳定性提升。产业界加速布局：英特尔、台积电推进硅光代工；Ayar Labs、思科聚焦CPO产品化；NVIDIA已在Blackwell后续架构中纳入光互连考量。报告强调未来为“光电协同”架构——芯片内与die-to-die用先进电互连，die-to-package及以上层级由光互连主导。标准化与测试仍是难点，IMEC正联合厂商推动光I/O协议与封装接口规范。据预测，到2035年，超过50%的高性能计算芯片间互连将采用某种形式的集成光方案。