Nagare Labs推Z2RAM内存架构 密度达SRAM5倍以上4年送样

10月28日，佐治亚理工学院孵化的初创企业Nagare Labs正式公开其Z2RAM内存架构，并宣布完成500万美元种子轮融资，由Playground Global领投，前英特尔CEO帕特·基辛格以合伙人身份参与并背书。Z2RAM采用全晶体管双管存储单元与垂直堆叠设计，实现非破坏性读取，避免传统DRAM读后回写开销，速度接近SRAM；初代Z1为6层结构，目标密度达2nm高密度SRAM的5倍以上，后续路线图规划至Z7代（106层、90倍密度）。该架构基于标准后端工艺（BEOL），无需EUV光刻，降低制造成本与复杂度。系统集成上，Z2RAM定位“Memory on Top of the Accelerator”，拟以单颗6层芯片直接键合于AI加速器顶部，替代HBM中介层方案，提升散热效率与信号完整性。材料选用氧化物半导体（如IGZO），结合3D混合键合工艺，推动逻辑-存储异质集成。目前仍处实验室原型阶段，公司计划4年内交付测试用memory tile样品，10年内商业化。挑战包括栅极电容长期可靠性、多层堆叠良率控制及生态适配（接口、控制器、ECC等）。基辛格曾批评HBM为“糟糕的内存”，Z2RAM可视作对其的系统性替代尝试，聚焦AI芯片中对延迟敏感的近存计算层，填补SRAM与HBM间性能空白。