高通完成HBC堆叠内存初步验证 2027年Dragonfly AI250将首发搭载

高通近日宣布已完成High Bandwidth Compute（HBC）堆叠内存架构的初步验证，核心性能指标——能效与内存带宽基本达预期，为商业化落地奠定基础。HBC采用创新系统级设计，将多层DRAM垂直堆叠在小型计算芯片（Compute Die）之上，形成集成化“内存-计算”单元，省去传统HBM所需的硅中介层与超宽总线，显著缩短数据路径，降低延迟与功耗。相比HBM的分离式架构，HBC实现真正近存计算：底层Compute Die可执行数据过滤、格式转换及轻量矩阵运算，尤其适配Transformer模型中注意力机制的局部性计算需求。初步验证显示，在典型AI负载下，HBC原型相较同等带宽传统方案能效提升20%–30%，内存有效带宽利用率超90%。该技术为高通Dragonfly AI加速器产品线核心支柱，首款型号AI250定于2027年向客户送样，定位大规模语言模型训练与推理场景。制造上依赖晶圆级键合、微凸点阵列与先进热管理，预计联合台积电或三星开发CoWoS-L类3D封装工艺；良率爬坡与成本控制仍是量产前关键挑战。HBC区别于英特尔Foveros的逻辑堆叠或HBM3E/HBM4的DRAM升级路径，独创“计算下沉”范式，有望降低高端加速器BOM成本并提升绿色数据中心能效。目前具体参数尚未公布，高通将在2027年采样时同步披露细节并开放客户联合优化通道。