网通社科技快报
Axelera AI发布第三代Titania芯片架构 单SiP集成2芯粒能效达主流服务器7倍
Axelera AI近日正式发布第三代人工智能硬件加速架构Titania，采用chiplet（芯粒）设计构建系统级封装（SiP），每SiP集成两颗Titania芯粒，通过先进封装实现高带宽互连。该架构面向大模型推理优化，强调高可编程性与高能效比，目标在标准风冷机架约束下提供低延迟推理能力，避免依赖液冷基础设施。
技术层面，Titania基于第三代D-IMC（分布式存内计算）架构，每芯粒含64个AI Core，合计128个AI Core；另集成32个RISC-V核心用于卸载主机CPU任务；内存配置128GB LPDDR6，带宽达2,458 GB/s per SiP。AI Core专为稀疏模型与MoE结构优化，支持MXFP4/MXFP8数据格式，并内置独立AV1/H.265编解码模块，适配多模态场景。片上集成UCIE接口，便于未来扩展异构芯粒。
性能方面，公司宣称其推理吞吐量/瓦特指标可达现有主流数据中心服务器的7倍，综合总拥有成本（TCO）降低至1/20。部署形态包括标准PCIe插卡及OCP UBB底板版本——后者单底板支持8个Titania OAM模块，通过片上Scale-Up Fabric互联构成可扩展推理集群。
商业化进展上，Axelera已获得超3亿美元Titania系统订单承诺，客户涵盖多家OEM伙伴，首批产品将支持风冷与液冷双散热方案，预计2025年下半年投入商用。该架构反映行业趋势：AI推理硬件竞争重心正从峰值算力转向单位功耗有效吞吐、部署灵活性与长期ROI，尤其契合企业级应用对可持续推理服务的需求。
技术层面，Titania基于第三代D-IMC（分布式存内计算）架构，每芯粒含64个AI Core，合计128个AI Core；另集成32个RISC-V核心用于卸载主机CPU任务；内存配置128GB LPDDR6，带宽达2,458 GB/s per SiP。AI Core专为稀疏模型与MoE结构优化，支持MXFP4/MXFP8数据格式，并内置独立AV1/H.265编解码模块，适配多模态场景。片上集成UCIE接口，便于未来扩展异构芯粒。
性能方面，公司宣称其推理吞吐量/瓦特指标可达现有主流数据中心服务器的7倍，综合总拥有成本（TCO）降低至1/20。部署形态包括标准PCIe插卡及OCP UBB底板版本——后者单底板支持8个Titania OAM模块，通过片上Scale-Up Fabric互联构成可扩展推理集群。
商业化进展上，Axelera已获得超3亿美元Titania系统订单承诺，客户涵盖多家OEM伙伴，首批产品将支持风冷与液冷双散热方案，预计2025年下半年投入商用。该架构反映行业趋势：AI推理硬件竞争重心正从峰值算力转向单位功耗有效吞吐、部署灵活性与长期ROI，尤其契合企业级应用对可持续推理服务的需求。