网通社科技快报

麒麟9050 Pro显微照曝光 堆叠技术晶体管密度提升超50%

10月3日,知名半导体分析机构Kurnal Insights发布了华为麒麟9050 Pro芯片的裸片(Die Shot)显微照片,这是该芯片内部物理结构的首次清晰展示。照片显示,麒麟9050 Pro采用了革命性的3D堆叠设计,由两颗尺寸均为11.13mm × 10.84mm的裸片垂直堆叠而成,总面积约120.65mm²,比前代产品略有缩小。这两颗裸片分工明确:一颗负责核心计算逻辑,另一颗专用于SRAM和缓存。两者通过高密度垂直互连技术连接,实现了逻辑与存储单元在物理上的紧密贴合。这种设计被称为华为"逻辑折叠"(LogicFolding)技术,是该公司首次将这一概念商业化落地。

据业内人士透露,计算裸片采用中芯国际N+3工艺,而SRAM裸片则使用N+2工艺。这种两颗裸片采用不同工艺节点的组合方式,在业内尚属首次。尽管单颗裸片面积缩小有利于提升良率,但后续的垂直键合与封装工序显著增加了工艺复杂度。这一创新设计带来了可观的性能提升。据Bernstein研报估算,麒麟9050 Pro的等效晶体管密度达到每平方毫米2.38亿个,较上一代麒麟9030 Pro的约1.55亿个提升超过50%。同时,垂直堆叠带来的500万条信号传输键合通道,使die-to-die带宽达到125TB/s,关键路径时延缩短30%以上。

在具体规格方面,麒麟9050 Pro的CPU采用9核16线程设计,包含1颗3.1GHz超大核、2颗2.7GHz性能大核、4颗2.2GHz能效大核与2颗1.75GHz小核,多核性能提升23%。GPU集成全新的"马良955",渲染性能提升40%,游戏平均帧率提升35%;NPU采用达芬奇架构,AI算力提升140%,可端侧部署30B参数的混合专家(MoE)大模型;第十代ISP让长焦清晰度提升34%。

这一突破性进展背后,是华为在先进制程受限情况下的战略选择。由于无法获取EUV光刻机,华为不得不另寻出路,"韬定律"应运而生。该技术通过"逻辑折叠",以三维空间重新设计平面逻辑系统,压缩信号传播时延,从而在不依赖几何微缩的情况下实现性能提升。

"这不是简单的堆叠,而是对芯片架构的根本性重构。"一位参与该项目的研发人员表示,"我们是在重新发明乐高,而不是简单地拼接模块。"

这一创新不仅体现在麒麟9050 Pro上,还贯穿于华为整个芯片研发体系。数据显示,近十年来华为累计研发投入超过13820亿元,2025年研发投入占收入比例达21.8%,研发员工占比超过53.7%。从昇腾系列到麒麟系列,华为正在通过持续的技术积累,逐步缩小与最先进制程的差距。

尽管如此,麒麟9050 Pro的推出仍然面临挑战。先进制程仍有差距,海外拓展受限,"韬定律"仍需产业验证。但不可否认的是,这一技术路线的成功验证,意味着中国已经能够本土设计并量产高端移动SoC,这不仅是技术上的突破,更是战略上的改写。

"一片晶圆,53.5%,三年时间。"正如文章作者所言,这不仅仅是性能的提升,更是赛道规则的重新定义。当所有人都在同一条跑道上比谁快时,华为在跑道尽头立了一块牌子:此路不通,请换道。