64GT/sPCIe6.0验证成功，3D多芯片架构实现高带宽新突破

在数据密集型应用快速发展的背景下，芯片间高速互联技术成为突破性能瓶颈的关键。近日，Synopsys公司宣布其3D多芯片测试芯片在64GT/s PCIe 6.0连接方面的验证取得成功，标志着3D封装技术在高速接口领域的重大突破。

此次验证的核心在于采用PAM4信号调制技术，在8通道配置下实现了128GB/s的数据传输速率。测试结果显示，线性发射端和接收端的眼图在64GT/s条件下均远超PCIe 6.0的误码率（BER）要求多个数量级，证明了该技术的可靠性与稳定性。

与传统的2D封装相比，3D封装通过垂直堆叠的方式显著缩短了芯片间的互连距离。在2.5D封装中，芯片以水平方式排列并通过中介层连接；而在3D封装中，芯片则以面对面的方式垂直堆叠，这种结构不仅减少了信号传输路径，还实现了更紧密的功能耦合。Synopsys的测试芯片基于5nm工艺制造，针对3D-IC技术进行了专门的设计优化，确保了高速信号在复杂三维结构中的完整性和一致性。

这一技术突破对于AI、高性能计算（HPC）、数据中心交换以及存储系统等领域具有重要意义。随着这些领域对数据吞吐量需求的持续增长，传统单片SoC架构已显现出局限性。3D封装技术通过提供更高的带宽、更低的延迟以及更好的能效比，为下一代高性能计算平台提供了新的可能性。

从实际应用角度看，该技术方案相比当前最先进的封装技术具有多项优势。首先，它能够实现更高的计算密度，同时保持较小的物理尺寸；其次，由于互连距离的缩短，信号完整性得到显著提升，从而降低了功耗并提高了可靠性；最后，这种架构为异构集成提供了更灵活的解决方案，使得不同功能模块可以更高效地协同工作。

值得注意的是，这项技术的成功验证并非孤立的技术成果，而是与整个行业向3D封装转型的趋势相吻合。随着客户从传统的单片SoC转向多芯片设计，对3D封装技术的需求日益迫切。Synopsys的这一成果不仅验证了3D封装在高速接口领域的可行性，也为后续的产品化和商业化奠定了基础。

如图所示，这是Synopsys进行3D多芯片验证的实验场景。画面中可见精密的测试设备正在对绿色电路板上的芯片进行信号分析，屏幕上显示的波形图清晰地展示了信号的传输特性。这种专业的测试环境确保了实验数据的准确性和可靠性，为技术验证提供了有力支持。