众星微全栈自研互连芯片出货80万颗，覆盖PCIeSwitch与高性能网卡

在AI算力基建加速落地的背景下，高性能互连芯片正从幕后走向前台。2026年10月，无锡众星微系统技术有限公司（以下简称“众星微”）举办品牌及全栈产品发布会，一次性推出12款已量产芯片、3款高性能新品及一整套核心IP，标志着国产高端互连芯片实现全场景自研突破。

发布会上，众星微总经理郭二辉手持一枚封装芯片亮相，背景屏幕同步展示其“PSW”系列芯片阵列，涵盖通算互连与智算互连两大方向。据公开数据，截至发布会节点，众星微全栈产品累计出货量已达80万颗，具体构成包括：用于智算中心GPU扩展部署的芯片约20万片，PCIe Switch芯片超30万颗，高性能网卡芯片超10万片，其余为存储卡、Retimer等配套器件。

这一出货规模在国产高性能互连领域实属罕见。过去多年，该市场长期由博通（Broadcom）等国际厂商主导，其产品覆盖从网卡、交换芯片到信号重定时器（Retimer）的完整链条，但存在供应链风险与协议封闭问题。尤其在AI训练集群中，英伟达NVLink作为私有高速互连协议，仅向其GPU生态开放，形成事实上的技术壁垒——即便客户获得大量GPU，若无法高效互联，集群有效算力利用率将从85%以上骤降至25%~30%，导致“万卡变散沙”。

众星微的破局路径并非复制NVLink，而是基于开放标准（如PCIe）进行系统级优化。其技术组合包括：PCIe Switch芯片作为服务器内部“高架立交桥”，支持16张及以上GPU的拓扑连接；Retimer芯片担当“信号中继站”，保障高速信号在长距离PCB走线中不失真；配合RDMA网络卸载与低延迟传输协议栈，实现接近专用互连的通信效率。

值得注意的是，众星微自2020年4月成立起即聚焦高速互连赛道，彼时国内相关研发基础薄弱，团队面临“无经验工程师、无代码积累、无现成IP、无流片渠道”的“四无”困境。在国家大基金支持下，公司持续投入六年，逐步构建起从物理层、链路层到传输层的全栈能力，并于2025年起进入批量交付阶段。

其产品已进入多个关键场景：某头部云厂商在其万卡智算集群中采用众星微PCIe Switch实现GPU横向扩展；多家金融与电信企业将其网卡方案用于分布式数据库与实时风控系统；运营商则将其集成至边缘计算节点，支撑低时延AI推理。

行业共识认为，算力效能释放是系统工程，公式可简化为：集群有效算力 = 单点算力 × 规模 × 互连效率。当国产GPU、CPU、存储芯片陆续突破后，互连环节成为制约万卡级集群落地的最后一块短板。工信部与国家发改委在《电子信息制造业发展“十五五”规划》中明确将“高速互连”列为先进计算生态重点攻关方向，政策导向与市场需求形成双重驱动。

众星微的进展也反映出生态协同的重要性。发布会上，操作系统厂商、云服务商、整机厂及行业用户集体站台，签署多项合作协议。例如，与某国产OS厂商联合优化内核级RDMA调度；与服务器厂商共建“板级互连参考设计”，缩短客户导入周期；与AI框架团队合作打通NCCL通信库适配层。

技术替代的深层挑战在于协议兼容性与长期演进能力。PCIe 6.0已商用，下一代PCIe 7.0带宽将达128 GT/s，对信号完整性、功耗控制提出更高要求。众星微透露，其新一代Switch芯片已支持PCIe 6.0 x16全双工，并预留CXL 3.0接口能力；Retimer产品通过AEC-Q100车规认证，拓展至自动驾驶域控制器场景。

对比国际巨头，国产方案尚存差距：在超大规模交换（如25.6Tbps以上Spine-Leaf架构）领域，博通Tomahawk系列仍具领先优势；在超低延迟（<100ns）场景，部分专用互连仍有优化空间。但众星微凭借本地化响应速度、定制化服务能力及供应链韧性，在中等规模集群（千卡至万卡级）中已形成性价比优势。

市场反馈印证了这一趋势。据不完全统计，2026年Q3国内新建智算中心中，约35%在互连方案上采用至少一款国产芯片，较2025年提升18个百分点。其中，众星微因产品线完整度高、SDK成熟度好，成为多数客户的首选切入路径。

需要指出的是，互连芯片国产化并非孤立事件，而是整个算力基础设施自主可控的关键一环。随着《规划》明确“提升关键元器件供给水平”，高速互连、存算一体、光电子集成等方向将持续获得资源倾斜。众星微的实践表明，全栈自研虽周期长、投入大，但在系统级需求牵引下，有望实现从“能用”到“好用”的跨越。

目前，该公司已完成B+轮融资，正推进28nm/12nm工艺节点的多款芯片流片，目标在2027年实现单季度出货超20万颗。其下一步重点将是构建跨厂商互操作认证体系，推动国产互连标准从“可用”走向“通用”。