AI算力瓶颈转向网络互连，万卡集群时代互连芯片价值占比升至8%~9%

当AI数据中心的GPU数量从千卡级跃升至万卡甚至十万卡规模，一个曾被忽视的问题开始浮出水面：算力本身已不再是最大瓶颈，数据传输的“通道”能力反而成了拖累整体效率的短板。

中国信息通信研究院的实测数据显示，在大规模分布式AI训练任务中，网络通信所耗费的时间占比高达30%到50%。这意味着，企业斥巨资采购的高端GPU，近半时间处于“等待数据”的空转状态。华为副总裁王雷在2026年中国互联网大会上直言，当前国内Token的实际流通效率仅为60%，其余40%因丢包、时延抖动与数据损耗被白白浪费。

无锡众星微系统技术有限公司总经理郭二辉拆解英伟达GB300与VR200两款超级节点产品后指出，互连芯片在其整机价值中的占比约为8%至9%，且该比例随节点规模扩大而加速上升——从GB300到VR200, 互连部分的价值增长斜率明显高于整机。按此推算，国内互连芯片年市场规模已达千亿元量级。这一领域长期由海外厂商主导，RAID、SAS Expander、PCIe Switch等关键配套芯片此前几乎无国产替代选项。

互连问题的集中爆发，与AI集群架构的演进直接相关。以英伟达GB200 NVL72为例，其将72颗GPU集成于单一超节点内，卡间通信带宽需求从数百GB/s跃升至TB/s级别，时延被压缩至微秒级。众星微副总经理宁佐林用城市交通作比：“五个城市间的高速公路和十个城市的并非线性关系，在算法层面是指数级放大。一旦某点拥塞，就会倒灌引发全局拥堵。”

传统应对思路是“修更宽的路”，即提升链路速率（如从400G升级至800G）。但行业共识正在转变：单纯提速已不足以解决问题，关键在于让互连“智能化”。宁佐林强调，将拥塞控制、多路径选择、选择性重传等功能从软件层“硬化”至芯片层，是突破瓶颈的核心路径。在AI训练场景下，上万张卡需高度同步协同，任何节点的微秒级抖动或丢包，都可能导致数百张卡集体等待——软件协议的响应延迟在此类严苛时序要求面前显得捉襟见肘。

“把交通指挥从事后调度变为实时预判”，宁佐林如此形容芯片级智能互连的价值：数据包发出前，芯片即可决策最优路径、是否重传、如何规避冲突流。这不仅是让数据跑得更快，更是让数据“知道该怎么跑”。近日，众星微发布的三款互连芯片中，一款创新性地将PCIe Switch集成至网卡内部——PCIe Switch作为服务器内CPU、GPU、存储与网卡之间的“交通枢纽”，其集成化可显著降低跨设备通信跳数与延迟。

互连技术栈已形成清晰分层：芯片内部Die-to-Die互联依赖UCIe；服务器内部节点间采用PCIe、CXL、NVLink与UALink；跨机架及万卡集群Scale-out层面则由InfiniBand（IB）、RoCE与UEC等协议主导竞争。英伟达的生态壁垒不仅在于GPU，更在于NVLink、NVSwitch及自研IB标准构成的闭环体系。国内厂商若要在GPU代差背景下实现追赶，必须依托PCIe、CXL、UCIe、UALink等开放标准构建更大规模、更高兼容性的互连底座。

市场反应印证了这一趋势。Marvell在2026年投资者日明确将互连列为数据中心投资中增速最快的方向；AI数据中心网络市场规模预计从2025年的103.1亿美元增至2026年的128亿美元，复合年增长率达24.2%。

这一转变也反映在国家级算力基础设施建设中。2026世界算力网大会（WCNC 2026）上，“鹏城云脑Ⅲ”宣布10000P国产算力上线试运行，其采用首创的国产智算超节点架构，直击“内存墙”与“通信墙”痛点。图灵奖得主Jack Dongarra指出，传统Linpack评测已不适应AI时代，算力过度供给与数据搬运高成本形成倒挂，未来必须转向软硬件协同设计，追求“每瓦每秒的可信科学计算”。

与此同时，“算网融通”与“算电协同”成为新焦点。怀柔实验室与鹏城实验室联合发布的《算电协同技术发展白皮书》指出，算力负荷正成为电力系统需统筹的新型大负荷。乌兰察布建成全球最大的AI算力超级单体，实现绿电直连与百万卡并行，验证了物理耦合的可行性。鹏城实验室主任高文院士提出的“ZPG目标”——Z级算力、P级通信速率、GW级绿色电力供应——进一步勾勒出算力网的系统级演进路径：先汇聚算力，再跨域调度，最终实现算力如电力般按需取用。

互连芯片的崛起，标志着AI基础设施竞争进入新阶段。过去几年聚光灯聚焦于制程与浮点算力，如今真正的战场已转移至数据流动的“血管系统”。当集群规模持续扩张，谁掌握了高效、智能、开放的互连能力，谁就握住了释放下一代AI算力的关键钥匙。