AI集群算力释放不足50%，互连芯片成新瓶颈，国产厂商加速补位

在AI算力竞赛进入万卡集群时代的当下，一个曾被忽视的环节正迅速成为系统性能的“卡脖子”关键：数据互连。中国信息通信研究院数据显示，大规模分布式AI训练中，网络通信耗时占比高达30%至50%；华为副总裁王雷在2026中国互联网大会上指出，国内Token实际流通效率仅60%，其余40%因丢包、时延抖动与数据损耗而浪费。这意味着，即便GPU满配、电力充足，集群整体算力利用率仍普遍低于50%，部分场景甚至不足一半。

这一现象背后，是AI基础设施架构的根本性转变。过去几年，行业焦点集中在GPU制程与浮点算力上，但当单集群规模从千卡扩展至十万卡，芯片间数据交换量呈指数级增长——以英伟达GB200 NVL72为例，其将72颗GPU整合为单一计算单元，卡间带宽需求跃升至TB/s级别，时延压缩至微秒级。正如众星微总工程师宁佐林所比喻：“五个城市间的高速公路与十个城市之间并非线性关系，在算法层面是指数级放大；一旦某节点拥塞，会引发全局‘倒灌’。”

互连问题的凸显，直接推动了技术层级的重构。当前AI数据中心的互连体系已形成清晰分层：芯片内部Die-to-Die采用UCIe协议；服务器内部节点间依赖PCIe、CXL、NVLink与UALink; 而跨机架、万卡规模的Scale-out则由InfiniBand（IB）、RoCE与UEC等协议主导。英伟达的生态壁垒不仅在于GPU本身，更在于其NVLink、NVSwitch及自研IB标准构成的封闭闭环。相比之下，国内厂商需依托PCIe、CXL、UCIe、UALink等开放标准，构建可扩展、高兼容的互连底座，以弥补GPU代际差距。

互连芯片的经济价值也日益凸显。无锡众星微系统技术有限公司总经理郭二辉拆解国际主流超节点产品GB300与VR200后指出，互连芯片在整机中的价值占比约为8%~9%，且该比例随节点升级呈加速上升趋势。按此推算，国内互连芯片年市场规模已达千亿元量级。然而，该领域长期被海外厂商垄断——RAID控制器、SAS Expander、PCIe Switch等关键配套芯片几乎无国产替代选项。

面对带宽与延迟的双重压力，“修更宽的路”已非唯一解法。宁佐林强调，从400G到800G的速率提升固然重要，但更关键的是将拥塞控制、多路径选择与选择性重传等功能从软件层“硬化”至芯片层。传统网卡采用“尽力而为”策略，数据包发出后是否拥堵、丢包，交由上层协议处理；但在万卡协同训练中，任何节点的微秒级抖动都可能导致数百张GPU同步停滞，软件响应远不足以应对。

硬件级智能互连由此成为新方向：芯片在数据发送瞬间即可决策最优路径、动态规避冲突流、预判潜在拥塞并触发重传机制，相当于将交通指挥从“事后调度”升级为“实时预判”。这不仅是让数据跑得更快，更是让数据“知道怎么跑”。

近期，众星微发布三款互连芯片产品，其中一项差异化设计值得关注：将PCIe Switch直接集成至网卡中。PCIe Switch作为服务器内部CPU、GPU、存储与网卡间的数据“交通枢纽”，传统方案需独立芯片部署，增加链路跳数与延迟。集成化设计可缩短数据通路、降低功耗，并提升系统级协同效率——这正是国产厂商在标准框架下寻求架构创新的典型路径。

行业趋势亦印证该判断。Marvell在投资者日明确将互连列为数据中心投资中增速最快的方向；AI数据中心网络市场预计从2025年的103.1亿美元增至2026年的128亿美元，复合年增长率达24.2%。与此同时，AI对硬件的需求已从单一算力转向“算、存、传、电、冷、感”的系统性协同创新，互连作为“传”的核心环节，其战略地位持续上升。

值得注意的是，互连瓶颈的暴露并非偶然，而是AI训练范式演进的必然结果。早期小规模训练中，通信开销可被计算时间掩盖；但当模型参数突破万亿级、数据集达PB量级，通信成本便成为不可忽略的主导因素。据公开研究，Transformer类模型在万卡集群中，通信-计算比可达1:1甚至更高，此时互连效率直接决定训练收敛速度与资源投入回报率。

国产互连芯片厂商的入局，既是对技术空白的填补，也是对产业安全的回应。在GPU仍存在代差的背景下，通过互连层的优化与创新实现“软硬协同提效”，已成为国内AI基础设施自主可控的关键突破口。未来竞争将不再仅看单卡性能，更取决于整个互连拓扑的低时延、高可靠与智能化水平。

当前，包括众星微在内的多家本土企业已在PCIe Switch、CXL控制器、高速SerDes IP等领域取得实质性进展。随着OpenUCIe、CXL Consortium等开放联盟推进标准化，国产互连芯片有望在2026—2027年进入规模化部署阶段，逐步改变“有芯无连”的被动局面。