三星电子豪掷992亿元锁定EUV光刻机，剑指10nm以下DRAM量产

全球存储芯片制造正进入一场由光刻设备主导的“卡位战”。继ASML于10月明确警告EUV（极紫外）光刻机供应将在2027至2028年持续短缺后，韩国两大存储巨头——三星电子与SK海力士迅速采取行动，各自启动规模空前的设备采购计划。其中，三星电子的投资上限被确认为20万亿韩元（约合人民币992亿元），目标直指10纳米以下DRAM节点的量产能力构建。

这一巨额投入并非盲目扩张，而是应对物理极限逼近下的必然选择。当DRAM制程推进至1β及更先进节点时，字线与位线间距已压缩至十几纳米量级。传统深紫外（DUV）光刻需依赖多重曝光工艺拼接图形，导致叠对误差累积，良率难以满足商业化要求。而EUV光刻凭借13.5纳米波长，可在单次曝光中精准定义细微结构，成为维持先进节点可制造性的唯一技术路径。换言之，无法获取EUV设备的厂商，将在下一代存储竞争中实质性掉队。

三星电子的布局高度聚焦于产能落地与技术迭代双线并行。其位于韩国平泽的P4工厂正在增设HBM4单晶DRAM专用产线，该产品是当前AI数据中心高带宽内存的核心载体；与此同时，P5工厂扩建工程稳步推进，首座晶圆厂计划于2028年投产。为抢夺时间窗口，三星已提前向ASML下单光刻设备，待2027年上半年第一阶段洁净室完工后即可进场安装调试——此举将设备交付周期压缩至极限。

更值得关注的是其技术路线图：三星计划于2027年实现1D DRAM量产，并在2028年迈入10纳米以下的0a DRAM阶段。届时，公司将引入高数值孔径极紫外光刻（High-NA EUV）技术。该技术由ASML最新推出，分辨率较现有EUV提升约70%，但单台设备价格超3亿美元，且产能爬坡缓慢。为平衡成本与良率，三星正评估仅在最关键的1至2层工艺中部署High-NA EUV，而非全工序覆盖。

SK海力士的动作同样激进。今年3月，该公司已披露一项价值11.95万亿韩元（占其2024年底总资产9.97%）的EUV采购计划，明确要求设备须在2027年12月31日前交付，以支持其向1c DRAM过渡。据多方信源交叉验证，SK海力士整体投资上限同样瞄准20万亿韩元区间，与三星形成“双雄竞购”格局。

设备短缺已成行业共识。ASML三季报显示，存储器客户贡献了其系统收入的46%，而公司坦言2027–2028年计划供应量仍无法满足需求。部分客户甚至开始预订2029乃至2030年的设备档期。为缓解压力，ASML正探索将2028年产能增幅从原定30%进一步提升，但受限于核心部件（如反射镜、激光光源）供应链瓶颈，短期难有根本性改善。

这场争夺战的影响正向外扩散。后端封装环节同样吃紧：用于HBM制造的关键设备——热压（TC）键合机，来自韩美半导体、Amkor等厂商的订单积压已达2–3年。随着AI数据中心建设进入设备密集下单期，前道光刻与后道封装设备的协同短缺，正构成一条完整的产能瓶颈链。

资本市场对此已有反应。东方财富证券指出，AI投资周期仍处上行通道，需求正从算力芯片向存储、制造与设备环节传导；东吴证券则强调，国产半导体设备厂商在客户验证、量产导入阶段仍有显著提升空间，尤其在刻蚀、薄膜沉积、量测等非光刻领域，有望借势实现份额突破。

需要厘清的是，EUV设备虽为先进DRAM必选项，但并非万能解药。其高昂购置与运维成本（单台折旧+耗材年均超1亿元）、复杂的工艺整合难度，以及对晶圆厂基础设施的严苛要求（如超净环境、稳定电力），共同构成一道高门槛。三星选择“关键层优先”策略，实为理性权衡——在保证核心性能提升的同时，避免陷入全工序EUV带来的财务与良率双重风险。

从产业演进角度看，此次992亿元级投资标志着存储行业正式迈入“EUV依赖时代”。过去十年，DRAM制程微缩主要依靠工艺优化与材料创新；未来五年，设备供给能力将成为决定技术代差与市场份额的核心变量。当ASML的EUV产线成为全球存储巨头的“战略资源”，半导体产业链的权力结构也在悄然重塑。