SK海力士联合研发忆阻器AI芯片

近日，SK海力士宣布与TetraMem公司及南加州大学共同研发了一款创新型忆阻器（memristor）存内计算系统级芯片（SoC）。这款芯片专为提升边缘人工智能设备的神经网络推理效率而设计，标志着存算一体架构在低功耗AI领域的重大突破。

忆阻器作为一种非易失性器件，其电阻状态可随历史电流或电压变化而改变并保持，兼具存储与计算功能。在AI芯片中，忆阻器常被用于构建交叉阵列结构，直接存储神经网络权重，特别适用于对功耗和延迟敏感的边缘计算场景。与传统冯·诺依曼架构相比，存内计算技术通过将部分计算任务直接在存储阵列内部完成，显著减少了数据搬运带来的延迟和能耗，是当前AI加速器研究的重要方向之一。

本次联合研发的SoC芯片面向轻量级模型优化设计，采用嵌入式RISC-V处理器进行任务调度，并集成了10个神经处理单元（NPU）。其中，一个NPU专门负责深度卷积运算，采用8个252×28锯齿形交叉阵列模块；其余9个标准NPU则配备256×256忆阻器交叉阵列、配套的数模转换器（DAC）和模数转换器（ADC）以及控制电路。尽管单个忆阻器器件的有效编程精度仅略高于2位，但通过双子阵列补偿技术，设计团队成功将有效权重精度提升至约4位，确保了芯片在实际应用中的准确性和可靠性。

测试数据显示，该芯片在端到端推理场景下的准确率为80.36%，与对应4位软件模型性能一致。在性能表现方面，单个NPU峰值吞吐量可达0.254 TOPS，在100 MHz工作频率下能效比高达21.3 TOPS/W；即使在400 MHz高频运行时，能效比仍保持在11.9 TOPS/W，充分展现了其在低功耗AI加速领域的优越性能。

图1展示了该芯片的核心架构细节。每个芯片包含10个NPU，每个NPU都内置一个256×28的交叉阵列。其中，深度卷积NPU采用特殊设计的锯齿形交叉阵列，而其他标准NPU则使用常规的256×256阵列。此外，芯片还集成了BL/SEL驱动电路、TIA+ADC传感电路等关键组件，形成了完整的存内计算系统。

SK海力士表示，这款忆阻器AI芯片的研发成功，不仅推动了存内计算技术的实际应用，也为未来边缘AI设备的能效提升提供了新的解决方案。随着物联网和智能终端设备的快速发展，对低功耗、高性能AI芯片的需求日益增长，这款芯片有望在智能家居、工业自动化、可穿戴设备等领域得到广泛应用。