三星DRAM路线大调整，混合键合技术锁定HBM5量产节点

9月29日，三星电子宣布对其下一代DRAM开发路线图进行重大调整，标志着存储器技术发展进入新阶段。此次调整的核心是将原本作为研究项目的"B1b"技术正式纳入路线图，并接管"D0a"这一名称——即三星首个10纳米以下的DRAM节点。

B1b技术采用晶圆对晶圆混合键合工艺，将DRAM的存储单元和外围驱动电路分别制造在两块独立晶圆上，再通过铜对铜直接键合实现二者集成。这种"单元在上、外围在下"的结构设计，相比传统在同一晶圆上集成的做法，能更有效地密集排布存储单元，并允许单元和外围电路各自采用最优化的制程工艺。

"这不仅是技术上的突破，更是三星对未来存储架构的战略布局。"一位行业分析师表示。混合键合技术已在CMOS图像传感器和400层以上3D NAND制造中得到量产验证，三星今年3月也已成功用该技术在10a节点上做出可工作芯片。

根据知情人士透露，B1b技术预计最快将于2027年年中进入量产轨道，具体的量产投资计划将在那时敲定。三星同时平行开发两种首代亚10nm级DRAM节点，计划在第7代10nm级的1dnm后导入。

这一路线调整与三星的HBM战略高度咬合。三星正在评估将B1b技术应用于HBM5（第八代高带宽内存），目标是将运行速度较HBM4E提升50%以上。HBM5的基础芯片将采用2纳米GAA环绕栅极工艺制造，并搭配更高集成度的TSV硅通孔技术。

三星正在平泽园区建设配备约50台混合键合设备的量产线，设备交付安装预计2026年底启动，大规模量产则指向2029至2030年，恰好对应英伟达下一代AI芯片Feynman采用HBM5的窗口期。

然而，混合键合技术的全面商用仍面临挑战。JEDEC正在研议放宽HBM封装厚度规范，使HBM4E仍可沿用现有热压键合技术，这可能让混合键合在HBM上的全面商用时间进一步延后至HBM5世代。

"混合键合的成本和技术门槛不容忽视。"业内人士指出，该技术需要以晶圆对晶圆模式堆叠，若前端生产良率过低，整体生产将不具经济效益。此外，微粒控制等技术难题也增加了单位投资金额，预计下一代DRAM的价格将进一步走高。

这一技术路线调整不仅影响三星自身，也将对整个半导体产业产生深远影响。随着AI逻辑芯片与存储同步扩产，半导体12英寸硅片供需趋紧，部分二线客户涨幅超过50%，显示出市场对先进制程材料的强烈需求。