华为麒麟2027芯片已就绪,逻辑折叠技术实现晶体管密度提升53.5%

华为首次系统解读“韬定律”逻辑折叠技术,确认下一代麒麟2027芯片研发完成且测试符合预期。该技术并非简单芯片堆叠,而是在设计初期即以三维协同方式整合多裸片,麒麟9050系列已量产落地,晶体管密度提升5...

半导体/芯片

华为近日在上海练秋湖研发中心举行技术沟通会,首次全面披露其自研的“逻辑折叠”技术(即业内所称“韬定律”)及其在麒麟9050系列芯片上的落地进展,并确认定位下一代的麒麟2027芯片已完成研发,所有测试结果均符合预期。这一进展标志着华为在先进封装与三维集成路径上取得实质性突破,也为未来十年芯片性能演进提供了明确技术路线。

据华为半导体业务无线终端芯片产品管理部部长徐松余介绍,“韬定律”常被外界误解为“把几颗芯片物理叠在一起”,实则完全不是如此。该技术的核心在于:从芯片设计源头即采用三维视角进行全系统协同布局,将不同功能模块(如CPU、GPU、NPU等)的逻辑电路按最优空间分布嵌入多颗裸片(DIE),并将这些DIE视为单一完整芯片进行全流程联合设计与验证。这种“设计即折叠”的理念,使信号走线大幅缩短,晶体管密度显著提升,最终在性能与能效两方面实现同步优化。

目前,基于该技术的麒麟9050系列已正式量产。其中,单颗芯片混合键合点数量超过5000万,有效信号互连超500万;晶体管密度相较前代提升53.5%。具体到性能指标,麒麟9050 Pro的CPU主频提升12.7%,大核能效提升41%;GPU性能提升40%,能效提升45%;NPU算力跃升140%,能效同步提高66%。值得注意的是,该芯片核心计算裸片由中芯国际N+3工艺代工,是国产先进制程与先进封装协同落地的重要案例。

逻辑折叠技术的实现高度依赖混合键合(Hybrid Bonding)工艺精度。徐松余指出,要达成高效折叠,混合键合间距与芯片顶层金属间距的比值必须小于3。以麒麟9050 Pro为例,其顶层金属间距为720nm,对应键合间距需低于2微米;华为当前已将该工艺做到1.5微米,计划于2027年进一步压缩至1微米。当该比值趋近1:1时,关键信号路径长度将显著缩短,能效有望再上台阶;同时,更小间距可支持更多高速互联通道,为三层、四层乃至更高阶折叠结构提供物理基础。

在本次沟通会上,华为首次公开麒麟9050 Pro的完整架构图,涵盖新一代灵犀CPU、马良GPU、达芬奇NPU、麒麟AI ISP、Balong AI Modem、FFTS函数流任务调度器、音视频处理器、安全处理器及灵犀微核等模块的协同工作关系。这表明逻辑折叠不仅是物理集成手段,更是系统级软硬协同的底层支撑。

徐松余强调:“目前2027年的麒麟芯片已经在我们手上,所有测试结果全部符合预期。”这意味着下一代芯片已进入工程验证尾声,具备按时量产条件。他还透露,更远期的芯片已在规划与设计阶段,逻辑折叠技术路线在未来十年内持续迭代完全可行。结合此前余承东在国际媒体圆桌会上的表态——从Mate XT 2三折叠手机起已搭载基于韬定律的芯片,未来更多华为终端将采用此类芯片——可见该技术正从旗舰手机向全品类终端快速渗透。

行业层面,逻辑折叠技术的落地正引发产业链价值重构。中信证券指出,麒麟9050 Pro是韬定律首个产品验证窗口,将带动晶圆级混合键合、CMP、清洗、沉积、刻蚀、对准、量检测及多阶段测试等环节需求上升。国金证券进一步分析称,立体集成相比传统平面集成显著增加工艺步骤与制造复杂度,对半导体设备构成直接利好,尤其刻蚀、薄膜沉积、涂胶显影及键合设备需求将全面增长;后道测试环节因堆叠层数与互连数量激增,ATE、分选机、探针台等设备亦迎来增量空间。

文章配图

A股市场已有22家上市公司被归入“韬定律”概念板块,合计总市值约2.74万亿元。其中,中芯国际(9076亿元)、北方华创(4289亿元)、华虹宏力(3567亿元)居前三;盛合晶微、盛美上海、华海清科、长电科技等市值均超千亿元。年初至今,17只概念股上涨,盛合晶微涨幅达430%领跑,华海清科、江丰电子、联瑞新材、芯源微股价翻倍。10月以来虽有回调,但芯源微、广立微获融资客逆势加仓,精智达、华大九天、华虹宏力、芯源微等4家公司获多家机构预测2026年净利润同比增幅超170%。

需要指出的是,逻辑折叠并非替代摩尔定律的“新制程”,而是通过系统级创新绕过物理极限的“超越摩尔”路径。其本质是将原本分散在多个芯片上的功能,在三维空间内重新组织,以提升单位面积下的有效算力密度。按华为规划,到2031年,基于韬定律的高端芯片晶体管密度有望达到等效1.4纳米水平——这一目标不依赖EUV光刻机,而是通过先进封装与异构集成实现。

当前全球头部厂商均在探索类似路径:台积电的SoIC、英特尔的Foveros、三星的X-Cube,均聚焦于3D堆叠与高密度互连。华为的差异化在于,其将逻辑折叠深度融入芯片定义阶段,强调“全链路协同设计”,而非仅在封装环节做物理叠加。这种从架构层出发的系统性创新,使其在无EUV条件下仍能持续推出高性能移动SoC。

随着麒麟2027芯片就绪,华为在高端芯片领域的自主可控能力进一步夯实。下一步焦点将落在:2027年1微米键合工艺能否如期达成;三层及以上折叠结构是否进入工程验证;以及该技术能否扩展至服务器、AI加速等更广场景。在国产替代与技术自主双重驱动下,逻辑折叠或将成为中国半导体产业实现“非对称赶超”的关键支点之一。