英特尔高管详解HighNAEUV策略,背面供电降低间距压力,14A工艺已开放PDK选项
英特尔制造负责人Chris Auth与CTO Pushkar Ranade指出,公司采用背面供电架构使其更适配High NA EUV光刻技术,可在部分工艺层实现单次曝光;Intel 14A(1.4nm...
英特尔近期在先进制程路线图上释放出关键信号。制造开发与客户互动副总裁兼总经理克里斯·奥思(Chris Auth)与首席技术官普什卡尔·拉纳德(Pushkar Ranade)在多场公开访谈中系统阐述了公司在High NA EUV光刻技术上的差异化路径,以及对台积电竞争态势的最新判断。
High NA EUV(高数值孔径极紫外光刻)是当前半导体制造领域最尖端的设备之一,其光学系统数值孔径从传统EUV的0.33提升至0.55,理论分辨率可达约8nm,能显著提升单次曝光精度,减少多重图形化步骤带来的成本与良率损耗。然而,该技术并非“万能解药”——其经济性高度依赖芯片设计架构与工艺层的间距(pitch)要求。
奥思明确指出,英特尔因采用背面供电(Backside Power Delivery, BPD)技术,在部分工艺层具备独特优势。传统芯片中,供电网络与信号互连线路均位于晶圆正面,彼此争夺有限空间,迫使设计必须压缩线宽与间距以提升集成度。而BPD将供电线路整体迁移至硅晶圆背面,为正面晶体管与互连结构腾出更多布局空间,从而有效缓解了关键层的间距压力。
“我们采用背面供电,这实际上减轻了正面的一些间距要求,从而让我们可以直接用High NA光刻。”奥思解释道,“台积电必须应对非常紧密的间距,因为他们没有背面供电,无法用High NA做到这一点,所以他们必须使用EUV双重曝光(double patterning)。”这意味着,在同等节点下,英特尔可凭借架构创新,在特定金属层或接触层实现单次High NA曝光,降低工艺复杂度与制造成本。
值得注意的是,这一策略已进入实际落地阶段。奥思透露,Intel 14A(1.4nm)工艺目前已将High NA EUV作为工艺设计套件(PDK)中的可选方案向客户开放。“我们正与客户逐一洽谈”,强调英特尔不会强制统一采用该技术,而是根据具体产品需求、性能目标与成本约束进行定制化决策。这标志着BPD与High NA EUV的协同应用,已从技术验证迈入客户导入阶段。
此前市场普遍预期BPD将首先应用于Intel 18A(1.8nm),但此次表态确认其提前下放至14A节点,反映出英特尔对技术成熟度的信心增强,也体现其加速先进制程商业化节奏的战略意图。
在技术追赶层面,拉纳德给出了更务实的评估。他承认,从纯制程技术角度看,英特尔与台积电的差距已缩小至“几个百分点”,但强调“追赶台积电是规模问题,而非技术问题”。台积电当前拥有远超英特尔的先进制程产能——2026年其3nm及以下节点月产能预计达20万片以上,而英特尔同期仍处于爬坡初期。
拉纳德进一步指出,当双方技术水平接近时,竞争重心将转向制造执行能力:包括工艺按时推进、良率稳定提升、以及产能快速扩张的能力。“即使性能或面积密度存在几个百分点的差距,只要能够按时推进工艺并维持较高良率,仍有机会在竞争中取得进展。”他提醒,全球半导体设备供应链仍是瓶颈——EUV光刻机交付周期长达18个月,其他关键设备同样紧张,因此“产量翻倍更具可行性”,十倍增长在短期内难以实现。
此外, 从18A转向14A工艺时, 英特尔预计可复用约80%的现有设备,但新节点仍需补充部分专用设备。这意味着资本开支虽有优化,但先进制程的投入门槛依然极高。
行业观察认为,英特尔此番策略凸显其“架构驱动制造”的新逻辑:不再单纯比拼最小线宽数字,而是通过系统级创新(如BPD)重构工艺窗口,使高端设备发挥更大效益。这种路径与台积电“极致微缩+多重曝光”的路线形成鲜明对比,也为其他IDM厂商提供了差异化突围思路。
High NA EUV设备目前全球仅ASML能供应,单价超3亿美元,且产能受限。截至2026年Q3,ASML累计交付High NA EUV设备不足50台,其中英特尔已接收首批数台,用于其俄勒冈与亚利桑那工厂的14A产线建设。
在客户合作方面,英特尔正推动多家设计公司基于14A PDK开展早期评估。一位接近英特尔的行业人士透露,部分AI加速芯片与高性能计算芯片客户已启动试产讨论,重点关注BPD带来的功耗优化与频率提升潜力。
需要指出的是,High NA EUV并非适用于所有工艺层。奥思强调其主要应用于关键互连层或接触孔层,而非全工艺流程替代传统EUV。这既是对设备成本的理性控制,也是对技术适用边界的清醒认知。
从产业格局看,英特尔试图以“架构+设备”协同创新打破台积电在先进节点的垄断地位。尽管短期产能仍难匹敌,但若14A节点能在2027年下半年实现稳定量产,并在功耗效率上展现明显优势,或将重塑高端算力芯片的代工格局。
目前,台积电已在2nm节点规划中引入背面供电技术(称为“Backside Power Rail”),预计2027年底试产。这意味着双方将在下一代技术上再度交汇,而谁能在BPD与High NA EUV的工程化落地速度上占得先机,将成为未来两年竞争的关键变量。
