三星公布HBM5与zHBM路线图，性能提升2-8倍，破解AI存储瓶颈

在台北举行的SEMICON Taiwan 2026期间，三星电子正式公布了其下一代高带宽内存（HBM）技术路线图，包括HBM5和全新的zHBM架构。这一发布标志着三星在AI存储领域的又一次重大突破，旨在应对日益增长的高性能计算需求。

根据三星的规划，HBM5将实现相较于HBM4E约两倍的整体性能提升，同时单位功耗性能提高20%，热阻降低20%。这主要得益于HBM5基底裸片采用2nm代工工艺制造，消除了数据处理时延，并引入了HPB（热通路块）技术以优化散热效率。

与此同时，三星正在开发的zHBM架构更是引人注目。该技术的目标是实现相较HBM4E高达8倍的性能提升，每瓦性能提升3倍，热阻降低75%-90%。zHBM将采用混合铜键合（HCB）与多晶圆键合技术，打造垂直高速通路，彻底改变传统HBM的堆叠逻辑。

值得注意的是，三星的这一路线图不仅关注性能提升，还特别强调了制造可行性和大规模量产能力。例如，在与英伟达的合作中，三星放弃了传统的高堆叠层数方案，转而采用8层低堆叠设计。这种调整不仅降低了制造难度，更容易实现大规模供货，同时也满足了英伟达对传输速率的极致追求——17-18Gbps，较三星HBM4E初期样品提升了约20%。

"我们选择了一条务实的技术路线，"三星DS事业部存储器业务部产品企划团队长崔长锡表示，"通过降低堆叠层数、提升传输速率，我们能够更好地平衡性能与成本，同时确保产品的良率和稳定性。"

这一策略调整也反映了整个行业从单纯追求高堆叠层数向提升传输速率的转变。过去，HBM技术主要依赖增加堆叠层数来提升容量，但随着层数的增加，DRAM芯片需要打磨得更薄，堆叠工艺精度要求随之抬升，后端工艺难度加大，良率压力显著增加。而8层方案则有效缓解了这些问题，使得大规模量产成为可能。

此外，三星还在开发下一代闪存zNAND-O，借助硅通孔（TSV）技术实现V-NAND垂直堆叠，面向端侧设备优化。其比特密度达到DRAM的10倍，读取带宽与功耗效率相对传统NAND闪存提升7倍。三星计划于2028年推出zNAND-O样品。

"我们的CUBE战略涵盖了容量、利用率、带宽与功耗效率四大方向，"崔长锡补充道，"通过垂直堆叠等3D技术，我们有信心突破AI存储的瓶颈，为客户提供更高效、更可靠的存储解决方案。"

目前，三星的DRAM与NAND闪存营收市占率分别以39%与29.3%重回全球第一，这为其在下一代内存技术的竞争中奠定了坚实的基础。

总的来说，三星此次发布的HBM5和zHBM路线图，不仅展示了其在AI存储领域的技术实力，也为整个行业提供了新的发展方向。随着这些新技术的逐步落地，预计将推动AI计算性能的进一步提升，为数据中心、云计算和人工智能应用带来革命性的变化。