英伟达与存力博弈，HBM层数或减反增，带宽瓶颈如何突破

在人工智能算力需求爆发的背景下，高带宽内存（HBM）成为高性能GPU的核心组件。然而，近期业内出现了一个看似矛盾的现象：一方面，HBM的技术路线图显示层数将从12层逐步提升至20层；另一方面，有消息称英伟达下一代Rubin Ultra GPU可能将HBM层数从16层降至8层，并转向以NAND为基础的HBF（高带宽闪存）。这标志着HBM技术发展路径正在经历关键转折。

HBM扩容的两条对立路径

当前内存扩容主要存在两种技术方向：一是继续增加HBM堆叠层数，二是通过多颗少层或改用HBF来实现容量增长。第一种方案虽然能直接提升单颗内存容量，但随着层数增加，工艺复杂度呈指数级上升。例如，HBM3E为12层，HBM4/4E计划达到16层，而HBM5则指向20层。但每增加一层，都需要更精密的工艺，包括削薄硅片、压缩层间空隙以及改进键合技术，这些都会导致成本上升和良率下降。

另一种方案则是增加内存数量，通过多排布局来弥补单颗容量不足。这种方式虽然可以避免复杂的堆叠工艺，但后排内存的带宽会受到限制，因为数据需要从前排HBM中转。这种混合架构最终可能成为主流选择，即高频数据使用HBM，低频数据则由HBF或DDR处理。

带宽瓶颈与封装挑战

尽管HBM在容量上不断突破，但其带宽提升却面临外部封装环节的限制。位宽与速率之间的竞争使得继续提速变得困难，需要依赖先进的中介层技术（如CoWoS-L）和3D封装技术。目前，台积电等代工厂的Base Die和中介层设计成为关键，这也意味着内存厂商如果能自研封装能力（如三星），可能在产业链中获得更强的话语权。

HBF：廉价大容量的替代方案

为了降低单位存储成本，行业开始考虑用其他规格存储来替代HBM，其中一个重要选项是HBF（高带宽闪存）。HBF的结构与HBM类似，但使用NAND颗粒代替DRAM。由于NAND本身就是3D结构，HBF通过并行小阵列读出方式获得额外带宽。虽然HBF的单位成本仅为HBM的1/5到1/10，但由于延迟较高且写入速度较慢，它更适合存储模型参数等低频访问数据，无法完全取代HBM。

产业链话语权的重新分配

这一技术路径的变化将对产业链产生深远影响。如果模型参数增长放缓，存储回归走量逻辑，NAND厂商将受益；如果带宽需求更为关键，封装代工环节将获得稀缺溢价，内存厂商的议价权可能被稀释；如果两者同时告急，内存厂商自身的工艺和产能将成为最硬卡点，价值最高。

英伟达的战略抉择

英伟达下一代Rubin Ultra GPU可能采取的策略是通过增加GPU数量（576颗互联）来提升系统总容量，而非单纯增加HBM层数。这将使系统总容量达到110TB，是B300机柜的5倍，但同时也对CoWoS封装产能和互联技术提出更高要求。这一转变反映了英伟达在面对产能和成本压力时的战略调整，也预示着未来AI芯片设计将更加注重整体架构优化而非单一指标提升。

结语

HBM技术的发展正进入一个关键节点，堆叠层数可能不增反减的趋势表明，单纯依靠堆叠已难以满足AI对内存的需求。未来的内存解决方案很可能是多种技术的混合体，既要考虑容量需求，也要兼顾带宽和成本。这一变化不仅会影响GPU厂商的产品规划，也将重塑整个半导体产业链的格局。