半导体技术周报，AI性能动态throttling与EUV光刻新进展

随着人工智能（AI）应用的快速发展，芯片性能优化成为行业关注的核心议题之一。近期，Princeton University 发表了一项关于硬件机制动态调整 AI 性能的研究论文，提出通过动态 throttling 技术实现对 AI 模型运行效率的精准控制。该方法能够在保证计算精度的同时，显著降低能耗，为大规模 AI 部署提供了新的解决方案。

与此同时，imec、KU Leuven、Samsung Electronics 和 Lam Research 合作团队在 3D-DRAM 架构优化方面取得了重要进展。他们通过氧化物半导体通道的工艺与器件仿真，成功实现了 3D-DRAM 的性能提升，为下一代存储技术的发展奠定了基础。这项研究不仅解决了传统 DRAM 在高密度集成中的瓶颈问题，还为未来存储芯片的微型化和高效能化提供了新思路。

在芯片设计领域，University at Buffalo、University of Stuttgart 和 IBM Research 联合团队提出了基于图变换器（Graph Transformers）的快速互连信号完整性分析方法。该方法能够显著提高集成电路设计中互连信号完整性的分析效率，为复杂芯片设计提供了更高效的工具支持。

此外，Fraunhofer IISB 和 ASML 的研究团队深入探讨了高数值孔径（high-NA）和超高数值孔径（hyper-NA）极紫外光刻（EUV lithography）中的掩模效应（3D mask effects）。他们的研究表明，在高 NA 和超 NA EUV 光刻过程中，掩模效应对于成像质量的影响显著增加，这为未来 EUV 光刻技术的优化提供了重要的理论依据。

在硬件架构创新方面，National University of Singapore 的研究团队开发了一种可重构精度的计算-互连-内存架构（Compute-in-Interconnect and Memory），专为大型语言模型（LLM）推理设计。该架构通过动态调整计算精度，实现了性能与功耗的平衡，为 LLM 推理的高效执行提供了新的硬件支持。

最后，Cornell University、NYCU、IBM Research、Johns Hopkins University 和 Penn State 等机构联合团队在 Weyl 半金属 NbAs 纳米线的研究中取得了突破性进展。他们发现表面主导的传输特性使得这种材料在下一代互连技术中具有巨大的潜力，为高性能芯片互连技术的发展开辟了新的方向。