SK海力士2028年引入High-NAEUV，DRAM制造工艺迎重大升级

近日，半导体行业巨头三星电子宣布深化与光刻设备制造商ASML的战略合作，计划在2028年首次引入High-NA EUV（高数值孔径极紫外光刻）技术用于DRAM芯片制造。这一消息引发了广泛关注，因为这意味着全球领先的存储芯片制造商将同步迈入下一代先进制程时代。

与此同时，台积电也公开表示，将在逻辑芯片制造中从2030年起采用High-NA EUV技术，并逐步将光罩尺寸从6英寸扩大至12英寸。作为三大DRAM原厂之一的SK海力士同样确认了其2028年的技术路线图，计划与三星同步引入High-NA EUV技术。这表明，在AI驱动的高性能计算需求推动下，DRAM制造工艺正迎来一场革命性升级。

High-NA EUV技术的核心优势在于其更高的数值孔径（0.55 vs 传统EUV的0.33），这使得芯片制造商能够实现更精细的电路图案化，从而支持更小的晶体管特征尺寸。与传统的多重曝光技术相比，High-NA EUV可以显著减少生产步骤，提高良率和生产效率。这对于追求极致性能和成本效益的DRAM厂商而言，无疑是一个重要的技术突破点。

SK海力士自2021年开始在其1αnm（第四代10nm级别）工艺中引入EUV技术，随后逐步扩展到1cnm（第六代10nm级别）。目前，该公司正在加速推进HBM4E（高带宽内存）的量产准备。根据TrendForce的数据，2026年第二季度，1cnm工艺已占SK海力士DRAM产能的13%，预计到第四季度将提升至34%。到2027年第一季度，1cnm工艺有望首次超越1bnm，成为SK海力士的主要制程节点。

值得注意的是，美光科技虽然早在2022年就推出了基于第六代10nm级别1γ（1-gamma）工艺的16Gb DDR5 DRAM产品，并首次将EUV技术应用于DRAM量产，但其后续计划——在第七代10nm级别1δ（1-delta）工艺上导入最新一代EUV设备——至今仍未明确时间表。相比之下，三星、台积电和SK海力士的技术路线图更为清晰，显示出它们在先进制程领域的领先地位。

此次High-NA EUV技术的引入，不仅将推动DRAM芯片的性能和密度进一步提升，还将对整个半导体产业链产生深远影响。从上游的光刻设备供应商ASML，到下游的系统集成商和终端用户，都将受益于这一技术进步带来的效率提升和成本降低。同时，这也意味着DRAM厂商需要在研发、制造和供应链管理等方面进行全方位的升级，以应对新技术带来的挑战。

展望未来，随着AI、大数据和云计算等应用的快速发展，对高性能存储的需求将持续增长。High-NA EUV技术的普及，将为DRAM行业注入新的活力，助力企业在激烈的市场竞争中保持领先地位。