AI推理提速62%!AsteraLabs推出Leo2内存控制器支持PCIe6.0与CXL3.2

内存互连芯片厂商Astera Labs近日发布Leo 2系列内存控制器,包括E-Series、P-Series和X-Series三款产品。该系列控制器通过支持CXL 3.2协议和PCIe 6.0接口,...

人工智能

9月17日,内存互连芯片领域的领先企业Astera Labs正式推出了其最新的Leo 2系列智能内存控制器,标志着公司在AI内存解决方案上的又一次重大突破。此次发布的系列产品包括Leo 2 E-Series、Leo 2 P-Series和Leo X-Series三个版本,均支持最新的CXL 3.2互连协议,并兼容PCIe 6.0标准,旨在为高性能计算和人工智能应用提供更强大的内存支持。

在核心规格方面,Leo 2系列控制器实现了多项关键升级。首先,内存通道数从之前的2个增加到4个,单颗芯片即可支持高达4TB的DDR5内存或768GB的DDR4内存容量。这种显著的扩展能力使得系统能够更高效地满足CPU和AI加速器对海量内存的需求,特别是在处理大规模深度学习模型时表现尤为突出。

针对不同应用场景,Leo 2系列提供了三种定制化解决方案。其中,专为AI场景设计的Leo X-Series表现最为引人注目。该系列控制器采用独特的网络架构设计,允许内存扩展器直接接入AI加速器的交换架构,无需再通过宿主机CPU进行中转。这一创新设计不仅降低了数据传输延迟,还显著提升了内存带宽利用率。根据实际测试结果,在与PCIe版NVIDIA H200系统的对比中,Leo X方案最多可将首Token时间缩短62%,同时将Token吞吐量提升22%。

除了性能上的飞跃,Leo 2系列还在资源管理和硬件兼容性方面进行了优化。Leo 2 P-Series引入了先进的内存池化与共享功能,允许两台宿主机根据任务需求动态分配内存容量,而非像传统架构那样将内存永久锁定在单个处理器上。这种灵活性极大地提高了数据中心的资源利用率,特别适合需要频繁调整内存配置的云计算环境。

图2:AsteraLabs CMB1654LA0芯片

此外,Astera Labs还特别关注了旧硬件的再利用问题。通过支持单通道3插槽设计,单颗控制器可以接纳12条从退役服务器上拆下的DDR4内存条,为超大规模云服务商提供了极具性价比的资源回收方案。这一特性不仅有助于降低运营成本,还能有效减少电子废弃物,符合当前可持续发展的行业趋势。

目前,Leo 2系列控制器已经开始向头部云厂商提供样片,预计将在未来几个月内逐步进入量产阶段。随着AI技术的快速发展和对高性能计算需求的持续增长,Astera Labs的这一创新产品有望成为数据中心内存架构的重要组成部分,推动整个行业的技术进步。