AMD批TOPS指标过时，物理AI转向毫秒级实时控制可靠性竞争

AMD自适应与嵌入式计算集团高级副总裁兼总经理Salil Raje近日在其官方博客中明确指出：在物理AI（Physical AI）时代，沿用多年的TOPS（每秒万亿次操作）等峰值算力指标已严重失准。这一表态并非技术修辞，而是对机器人、自动驾驶等具身智能系统底层需求的重新校准——当AI必须在真实物理环境中完成感知、推理与动作闭环时，‘算得快’远不如‘算得准且及时’关键。

物理AI的核心挑战在于时间敏感性。Raje以机器人控制为例说明：即便模型推理速度极快，若因数据搬运、任务调度或硬件响应产生数毫秒级延迟抖动，就可能错过关键控制窗口，导致机械臂误判、移动平台碰撞甚至翻车事故。这种后果不是软件卡顿，而是物理世界的直接风险。因此，系统必须保障的是最大延迟（worst-case latency）与延迟抖动（jitter）的可控性，而非仅关注平均延迟或理论峰值性能。

这一观点直指当前AI芯片评估体系的结构性缺陷。TOPS作为通用AI加速器的主流指标，源于数据中心推理场景——输入固定、负载可预测、容错空间大。但在边缘端的物理AI系统中，传感器数据流连续涌入、环境动态变化、执行机构需硬实时响应，传统跑分无法反映真实工作负载下的确定性表现。

为应对该挑战，AMD提出“仿生异构架构”设计思路，将机器人系统类比为人体结构进行功能解耦：

大脑层：负责高层感知与决策，由锐龙AI嵌入式X100系列处理器搭载的Kria AI SOM模块承担；
脊椎层：实现高可靠、低抖动的数据通路与任务整合，由Versal自适应SoC担任；
关节层：执行精密运动控制指令，交由Zynq SoC处理；
感官层：对原始传感器信号做预处理与特征提取，由Spartan FPGA完成。

该架构的核心优势在于“任务适配计算单元”，避免单一通用处理器在带宽、功耗与延迟三者间反复妥协。例如，FPGA擅长低延迟流式处理，SoC适合确定性控制逻辑，而AI加速模块专注模型推理——各司其职后，整体系统效率得以跃升。

据AMD引用的第三方实测数据，采用Kria AI SOM的方案实现了低于0.1秒的端到端AI推理时间，并支持每秒8000次控制决策。在开放导航基准测试（Open Navigation Benchmark）中，锐龙AI嵌入式配置的表现尤为突出：

控制时序可靠性最高达英伟达Jetson T5000的3.4倍；
可用算力余量多出1.6倍；
同时运行的自主智能体数量最多提升2.3倍。

这些指标背后反映的是系统级冗余能力与稳定性——更高的可靠性意味着更少的异常中断，更多余量则允许部署更复杂的多模态模型或并行任务，从而支撑更高阶的自主行为。

目前，Foundation Robotics与Generative Bionics两家初创企业已采用该架构开发产品，印证了其在实际工程中的可行性。值得注意的是，这一转向并非孤立事件。2026年9月底，AMD宣布拟以约82亿美元全股票收购World Labs，并计划由李飞飞出任执行副总裁兼首席科学家，进一步强化“模型-芯片-系统”协同能力。World Labs的Atlas平台支持文本、图像、视频及3D多模态输入，与AMD现有硬件栈形成互补，有望加速物理AI从算法验证走向量产落地。

与此同时，行业头部玩家也在同步调整路线。特斯拉已在Fremont工厂停用Model S/X产线，转而安装第一代Optimus人形机器人生产线，目标年底实现周产超1000台；Cortex 2超算集群已投入超过115MW算力，用于本体数据采集与迭代训练。这表明，物理AI正从实验室原型阶段迈入制造与数据闭环驱动的产业化周期。

从技术演进角度看，TOPS指标的局限性早有端倪。早在2023年，部分工业AI芯片厂商已开始引入“推理延迟@99th percentile”“控制循环抖动标准差”等新指标；2025年起，IEEE P2851工作组启动制定《具身智能系统实时性能评估规范》，试图建立统一的物理AI性能度量框架。AMD此次公开批评，可视为行业共识加速形成的标志性信号。

值得警惕的是，指标变革也带来新的评估陷阱。例如，某些厂商将“单帧推理延迟”包装为系统延迟，忽略通信与执行环节；或仅报告理想工况下的最优值，回避负载突变场景。真正的物理AI芯片需在动态负载、多任务并发、电源波动等现实条件下保持性能稳定——这正是仿生异构架构试图解决的根本问题。

在硬件层面，该趋势倒逼芯片设计范式转变：从追求单一算力密度，转向系统级能效比（performance-per-watt-per-millisecond）、确定性调度能力与异构互联带宽的综合优化。FPGA与自适应SoC的价值因此重估——它们虽在TOPS上不敌专用NPU，却在时序可预测性上具备天然优势。

短期看，物理AI尚未形成统一标准，但市场已开始用脚投票：工业机器人厂商更倾向选择具备硬实时保障的方案，而非纸面算力最高的芯片；自动驾驶Tier 1供应商在域控制器选型中，将“最大延迟≤5ms”列为硬性门槛。长期而言，随着GPT-6 Astra、Gemini-4 Argon等通用基座模型逐步具备直接输出机器人位姿的能力，对底层硬件的时序确定性要求将进一步提高。

可以预见，未来三年内，AI芯片的竞争焦点将从“谁算得更快”转向“谁控得更稳”。当毫秒级的控制窗口成为生死线，TOPS终将成为历史书页上的一个注脚。