imec报告，AI算力爆发下光互连正从板级走向芯片级集成，3D集成光学成关键路径

人工智能系统的指数级扩张正在重塑数据中心的底层架构逻辑。生成式AI、推理模型乃至未来具身智能系统，持续推高数据移动量——不仅跨数据中心，更深入服务器内部，连接XPU（通用加速处理器）、高带宽内存（HBM）及其他芯片级组件。这一趋势暴露出一个被长期忽视的瓶颈：互连技术本身。

传统铜基电互连凭借低成本、易部署和高可靠性，长期作为行业主流方案。但在AI时代，其局限性日益凸显：高能效电链路仅适用于毫米级短距传输；一旦距离拉长或速率提升，功耗陡增、热管理压力加剧、信号完整性显著劣化。换言之，电I/O正成为制约下一代AI系统扩展的核心障碍。

光互连由此被推至技术前台。通过以光子替代电子传输数据，光链路对传输距离不敏感，大幅降低单位带宽能耗，并有效缓解串扰与热堆积问题。然而，当前光互连同样面临新挑战：AI集群要求接口速率迈入（多）太比特每秒（Tbps）级别，同时需实现超低功耗与亚微秒级延迟。满足这些指标，已非渐进式改进所能达成，而需对光互连路线图进行根本性重构——核心方向是“光靠近硅”：从机柜前方面板（front panel），逐步推进至封装内（in-package），最终实现与硅晶圆堆叠深度集成的3D集成光学（3D Integrated Optics）。

图中清晰展示了三种光互连形态的演进层级：最底层为可插拔光模块（Pluggable Optics），激光器、调制器与探测器位于独立封装中，通过光纤连接交换机或服务器面板；中间层为共封装光互连（Co-Packaged Optics, 2.5D），光引擎与计算芯片（如XPU）同置于同一基板或中介层（interposer）上，缩短电气走线长度；顶层即3D集成光学，光器件（如激光器、波导、调制器）直接在硅晶圆上异质集成，甚至嵌入多芯片堆叠结构内部，实现芯片到芯片（chip-to-chip）的“Scale-in”互连。

imec报告强调，3D集成光学并非远期愿景，而是应对AI算力密度持续攀升的必然选择。其优势体现在三方面：一是带宽密度跃升——图中左侧曲线显示，2030年后，3D集成光互连有望突破100 Gbps/mm²，较当前主流电互连高出2–3个数量级；二是能效显著优化——在同等速率下，3D光互连功耗可降至电互连的1/10以下；三是延迟压缩至亚微秒级，满足大规模并行计算对同步精度的严苛要求。

值得注意的是，该路径依赖多项关键技术突破。首先是异质集成工艺：硅光子学（Silicon Photonics）需与III-V族材料（如磷化铟InP用于激光器）实现高良率、低损耗键合；其次是低损耗高密度光波导设计，尤其在三维堆叠结构中避免弯曲与交叉损耗；第三是片上激光器的功率与稳定性提升——目前多数3D方案仍依赖外置激光源，真正全集成尚处研发阶段。

产业界已在加速布局。英特尔、台积电、格芯等晶圆厂正推进硅光代工平台建设；思科、Ayar Labs、Rockley Photonics等企业则聚焦共封装与近封装光引擎产品化；而像NVIDIA等AI芯片厂商，则在Blackwell架构后续迭代中明确将光互连纳入系统级设计考量。这标志着光互连正从“网络层配件”转向“计算核心组成部分”。

这一转变也呼应了 broader 网络基础设施的结构性调整。华为在MWC24提出的Net5.5G概念，虽聚焦通信网络，但其核心逻辑一致：AI时代宽带增长不再仅由无线空口速率驱动，而取决于端到端协同能力——尤其是数据中心内部及之间的光互联能力。当AI训练集群动辄数千张GPU协同工作，东西向流量占比超过70%，传统以“南北向”（用户→云）为中心的网络设计已难以为继。光互连的微型化与集成化，正是支撑“算力即服务”（CaaS）范式落地的物理基础。

从技术演进节奏看，可插拔光模块（如QSFP-DD、OSFP）仍是当前主流，支撑400G/800G骨干互联; 共封装光互连预计在2026–2028年随2nm/1.8nm制程节点成熟进入量产；而3D集成光学则可能在2030年前后随先进封装（如Foveros、CoWoS-L）与混合键合技术普及逐步落地。imec预测，到2035年，超过50%的高性能计算芯片间互连将采用某种形式的集成光方案。

需要指出的是，光互连并非全盘取代电互连。在极短距（<1mm）、低速率场景下，先进电互连（如硅通孔TSV、微凸点μ-bump）仍具成本与集成优势。未来系统将是“光电协同”架构：芯片内部与die-to-die用高速电互连，die-to-package及package-to-package层级则由光互连主导，形成分层优化的互连体系。

此外，标准化与测试挑战不容忽视。光互连涉及光学、电子、热、机械多物理场耦合，现有ATE（自动测试设备）难以覆盖光参数；行业亟需统一的光I/O协议栈（如OIF的CEI-112G-LR）、封装接口规范与可靠性评估方法。IMEC正联合多家厂商推动相关标准制定，以降低产业链协同成本。

回看全局，AI算力竞赛的本质，已不仅是晶体管数量或峰值算力的比拼，更是数据搬运效率的较量。当摩尔定律趋缓，互连瓶颈成为新的“登纳德缩放”失效点，光子技术正从边缘走向中心。从铜线到光纤，再到嵌入硅中的光波导——这场静默的互连革命，或将重新定义未来十年高性能计算的物理边界。