NagareLabs推出Z2RAM架构,目标密度达SRAM5倍以上,4年内送样
佐治亚理工学院初创公司 Nagare Labs 发布 Z2RAM 内存架构,采用全晶体管存储单元与垂直堆叠设计,宣称可兼顾 SRAM 速度与 DRAM 密度,并绕过 EUV 光刻工艺。公司获 Play...
10 月 28 日,佐治亚理工学院背景的初创企业 Nagare Labs 正式结束隐身状态,公开其新一代内存架构 Z2RAM,并宣布完成由风投机构 Playground Global 领投的 500 万美元种子轮融资。该轮融资获得前英特尔 CEO 帕特·基辛格(Pat Gelsinger)背书——他目前是 Playground Global 的合伙人,曾明确表示只投资“比现有技术好至少 10 倍”的项目。Z2RAM 若能实现其宣称的 SRAM 5 倍以上位密度目标,恰好落在这一阈值线上。
Z2RAM 的核心定位,是直面 AI 芯片长期面临的“内存墙”瓶颈:过去十年,AI 芯片算力年均增长约 70%,而内存带宽仅提升约 20%。为缓解这一失衡,当前主流方案是在片上高带宽低密度的 SRAM 与片外大容量高延迟的 DRAM/HBM 之间折中取舍。Nagare Labs 的解法是重构存储单元本身。
传统 DRAM 单元由一个晶体管加一个电容构成,读取时电容电荷被释放,数据被破坏,必须执行“读后回写”操作,带来额外延迟与功耗。Z2RAM 则采用双晶体管结构,利用第二个晶体管的栅极电容存储电荷,实现非破坏性读取——无需回写环节,天然降低访问延迟。联合创始人苏曼·达塔(Suman Datta)指出,这种全晶体管架构使其在速度上接近 SRAM,在功能逻辑上更贴近 DRAM。
更关键的是密度突破路径。Z2RAM 不依赖电容微缩,而是通过垂直堆叠层数提升比特密度。其初代产品 Z1 设计为 6 层结构,目标密度为 2nm 高密度 SRAM 的 5 倍;后续路线图规划至 Z7 代,达到 106 层、90 倍密度。该路径基于标准后端工艺(BEOL),可在单次光刻曝光中形成多层结构,从而避开极紫外光刻(EUV)设备——这不仅降低制造复杂度,也显著压缩成本。
从系统集成角度看,Z2RAM 的设计意图是“Memory on Top of the Accelerator”。当前 HBM 方案需将多个 DRAM 芯片通过中介层(interposer)与逻辑芯片连接,涉及数千条微凸点通道,结构厚、热阻高、信号损耗大。而 Z2RAM 计划以单颗 6 层沉积芯片直接键合在 AI 加速器顶部,垂直互连,省去中介层与基底芯片。据公司披露,该方案厚度低于单个 HBM 芯片,散热效率更高,且信号路径更短。
材料方面,Z2RAM 采用氧化物半导体(如 IGZO),这类材料载流子迁移率适中、关断电流极低,适合构建高密度、低漏电的晶体管阵列。结合 3D 混合键合工艺,Nagare Labs 期望实现逻辑-存储异质集成的规模化制造。
尽管前景诱人,Z2RAM 当前仍处于实验室原型阶段。达塔本人坦承:“我们只有实验室原型。”500 万美元融资在半导体领域仅够支撑早期研发,公司正积极寻找晶圆厂合作伙伴,推动工艺从大学洁净室向量产级产线转移。按其规划,4 年内将交付可用于测试的内存 tile 样品,10 年内实现商业化出货。
行业对新兴内存技术的审慎态度有历史依据。过去三十年间,相变存储器(PCM)、阻变存储器(ReRAM)、磁阻存储器(MRAM)等多次被寄予厚望,但除 MRAM 在特定嵌入式场景落地外,多数未能撼动 DRAM/SRAM/NAND 的三足鼎立格局。Z2RAM 的挑战同样集中在三方面:一是可靠性验证——晶体管栅极电容能否长期稳定保持电荷;二是制造良率——垂直堆叠层数增加将放大工艺偏差累积效应;三是生态适配——需重新定义接口协议、控制器逻辑与 ECC 策略,才能融入现有 SoC 设计流程。
值得注意的是,基辛格对 HBM 的态度一向尖锐。他曾公开称 HBM 是“糟糕的内存”,理由包括其高昂成本、复杂封装与散热瓶颈。Z2RAM 的架构选择,可视作对 HBM 路线的一次系统性替代尝试——不是优化现有路径,而是另起炉灶。
从产业演进视角看,AI 芯片对内存的需求已超越“更大容量”,转向“更高带宽+更低延迟+更优能效”的综合指标。HBM3e 与 HBM4 虽持续迭代,但受限于物理互连瓶颈,带宽提升边际效益递减。若 Z2RAM 能在 4~5 年内实现 10~20 层堆叠、密度达 SRAM 10 倍以上、读写延迟控制在 2~3ns 区间,则有望成为 AI 加速器片上缓存与近存计算的理想载体。
目前全球尚无同类全晶体管垂直堆叠 DRAM 架构进入流片阶段。Nagare Labs 的差异化在于:不追求完全取代 DRAM,而是瞄准 AI 芯片中对延迟极度敏感的“最后一级缓存”或“近存计算层”,填补 SRAM 与 HBM 之间的性能空白带。其成败,将取决于技术可行性与产业协同节奏的双重考验。
截至发稿,Nagare Labs 未公布具体工艺节点、材料供应商或潜在客户名单,但其技术白皮书已在官网开放部分细节。随着种子轮资金到位,该公司有望在 2025 年底前启动首轮晶圆试产合作谈判。
