IBM与AMD联手推进量子纠错研究，Umbra超算平台搭载MI355XGPU协同Nighthawk量子处理器

量子计算机虽具备潜在的超强计算能力，但其物理量子比特极易受环境噪声干扰，导致计算出错。要让量子系统真正承担实用任务，仅堆叠物理量子比特数量远远不够——必须构建可靠的纠错机制，将多个易错的物理比特编码为一个稳定的“逻辑量子比特”。近日，IBM、AMD与美国橡树岭国家实验室（ORNL）量子科学中心正式推出联合研究平台，首次将量子处理器与高性能传统计算资源深度耦合，聚焦于纠错流程的加速与优化。

该平台的核心硬件组合包括：IBM的120量子比特Nighthawk量子处理器，以及橡树岭Umbra高性能计算系统。后者搭载AMD Instinct MI355X GPU与第五代EPYC服务器CPU，构成一套专为量子纠错设计的异构计算架构。值得注意的是，GPU并非用于替代量子计算本身，而是承担纠错链路中关键的传统计算环节：包括错误解码、实时反馈控制信号生成、软件调度及方案比对分析。

在具体实验流程中，研究人员可在量子计算进行中途对部分量子比特实施测量，依据测量结果即时调整后续操作——这种“中间测量-反馈校正”能力是实现动态纠错的前提。借助Umbra系统的低延迟与高吞吐特性，团队能精确控制微秒级时序信号，并系统性比较不同纠错码所需的时间开销、物理量子比特资源消耗及经典算力投入，从而识别GPU在纠错链条中最具价值的介入点。

这一合作直接对接美国能源部设定的“2028里程碑”：建成可稳定运行100个逻辑量子比特、并完成10万次高保真度门操作的容错量子系统。目前IBM已实现最多70个逻辑量子比特与438次操作的实验记录，距离目标尚有约230倍的操作次数提升空间。IBM量子研究负责人Jay Gambetta指出：“现在的问题已不再是纠错能否在硬件上运行，而是如何加速和优化整个纠错循环，使科学家能用这些系统解决真实科学问题。”

此前，IBM与橡树岭已展开实质性协同计算实践。例如，双方曾利用Frontier超级计算机与量子设备联合模拟磁性材料行为，并计算聚变燃料候选材料的分子电子结构。新平台在此基础上进一步深化了“量子-经典混合计算”的工程化路径，重点探索纠错过程中传统算力如何高效支撑量子硬件的稳定性。

从技术路线看，当前主流纠错方案如表面码（surface code），需以约1000个物理量子比特编码1个逻辑比特，且每次纠错操作需数万次经典计算迭代。若纠错周期过长，新产生的错误可能超过修复能力，导致系统失效。因此，缩短纠错延迟、降低经典算力瓶颈，已成为通往实用容错量子计算的关键突破口。

AMD的参与凸显了GPU在量子纠错中的独特优势。MI355X作为面向AI与HPC的新一代加速卡，具备高带宽内存（HBM3e）、低延迟互连与强化的矩阵运算单元，特别适合处理纠错中大量并行的似然计算与图神经网络推理任务。而EPYC CPU则负责协调量子控制器、数据流管理与任务分发，形成“CPU-GPU-量子处理器”三级协同架构。

值得强调的是，此次合作并非宣告容错量子计算机已建成，而是为下一阶段工程化铺路。逻辑量子比特的稳定性仍高度依赖物理层质量、控制精度与纠错算法效率三者的协同提升。短期内，该平台更可能服务于材料科学、量子化学等领域的特定模拟任务，在纠错能力逐步增强的过程中积累实证经验。

行业观察认为，IBM与AMD的联合代表了一种务实路径：在通用容错量子计算机尚未落地前，通过异构系统整合现有最强经典算力，加速纠错技术验证周期。这与谷歌、IonQ等厂商侧重单一硬件路线形成互补。随着美国能源部、NSF等机构持续投入，未来两年内或有更多类似“量子-经典协处理器”原型系统问世。

目前，该平台首批实验已在橡树岭现场部署完毕，研究团队正针对不同纠错码（如Bacon-Shor码、LDPC码变体）开展基准测试。下一步计划将纠错延迟压缩至百纳秒量级，并探索GPU与FPGA在实时反馈回路中的协同调度策略。

量子纠错仍是横亘在理论与应用之间的深谷，但此次合作表明，产业界正从“能否实现”转向“如何高效实现”。当经典算力不再只是后台支持，而是深度嵌入量子计算内核时，通向实用化的大门或许正在悄然开启。